قیمت:110000ریال
موضوع :
ترجمه مقاله مباحث جدید زیرآستانه ای در فناوری CMOS 65 نانومتری
فرمت فایل: WORD (قابل ویرایش)
پروژه کارشناسی ارشد برق
چکیده
در این مقاله، در مورد چالشهای مختلف کار در ناحیه زیرآستانه ای در مدارهای با فناوری CMOS 65 نانومتر، بحث می شود. مدارهای گوناگونی برای یافتن بهترین آرایش در ناحیه کاری زیرآستانه ای مورد بررسی قرار می گیرد و در کار با ولتاژهای تغذیه بسیار پایین شبیه سازی می گردد. برای پشتیبانی از مباحث نظری انجام شده، آرایشهای گوناگون مداری مورد آزمایش و شبیه سازی قرار می گیرد. جنبه های گوناگون مدارهای فلیپ فلاپ با جزییات تشریح می شود تا بهترین توپولوژی برای استفاده در ولتاژهای تغذیه بسیار پایین و کاربردهای بسیار کم توان بررسی شود. نتایج شبیه سازی نشان می دهد مصرف توان در مدارهای پیشنهادی این مقاله، مقایسه با دیگر فلیپ فلاپ ها حداقل 23% کاهش می یابد. همچنین زمان راه اندازی و زمان نگهداری نیز بهبود می یابد.
کلمات کلیدی: ولتاژ پایین، کم توان، زیرآستانه، مقیاس نانو
فایل محتوای:
- اصل مقاله لاتین 5صفحه IEEE
- متن ورد ترجمه شده بصورت کاملا تخصصی 13صفحه
جهت دانلود محصول اینجا کلیک نمایید